전체상품목록 바로가기

본문 바로가기

탑오픈배너

현재 위치
  1. 게시판
  2. 이용안내 FAQ

이용안내 FAQ

이용안내 FAQ입니다.

게시판 상세
제목 CMOS 와 TTL 의 차이
작성자 오마이엔지니어 (ip:)
  • 작성일 2016-08-23 17:36:53
  • 추천 추천하기
  • 조회수 860
평점 0점

CMOS (Complementary Metal Oxide Semiconductor) 로직의 특징:

ㆍ낮은 전력 소모: 소비 전력은 전원 전압, 주파수, 출력 부하 및 입력의 상승 시간에 의존합니다. 1 MHz 및 50 pF의 부하에서의 소모 전력은 gate 당 일반적으로 10 nW입니다

ㆍ짧은 전파 지연: 전원 공급 장치에서의 전파 지연은 25ns에서 50ns이 일반적입니다.

ㆍ상승 및 하강 시간 제어: 상승 및 하강은 계단 함수가 아닌 경사가 있는 ramp 함수 형태입니다. 전파 지연의 20 ~ 40% 정도의 시간이 더 걸립니다.

ㆍ잡음 내성은 전체 논리 변환의 45 ~ 50% 정도입니다.

ㆍ매우 높은 입력 임피던스 때문에 로직 신호의 레벨은 공급된 전력과 실질적으로 같습니다.

ㆍ전압 레벨은 0에서 VDD입니다. VDD는 전원 전압입니다. 낮은 레벨은 0부터 1/3 VDD 사이 값이며 높은 레벨은 2/3 VDD부터 VDD 까지입니다.

 
TTL (Transistor-Transistor Logic) 로직의 특징:

ㆍ일반적인 소비 전력은 gate 당 10mW이다.

ㆍ15pF/400 ohm 부하가 구동 시 전파 지연은 10ns이다.

ㆍVcc는 4.75V~ 5.25V이고 전압 레벨은 0부터 Vcc까지 입니다. 0V ~ 0.8V 전압 레벨은 로직 0을 의미하며 2V ~ Vcc 전압 레벨이 로직 1입니다.

 

 CMOS와 TTL 비교:

ㆍCMOS 구성은 TTL보다 비싸다. 그러나 더 작아지는 CMOS chip과 적은 규제를 기반으로 하여 시스템 레벨에서는 CMOS 기술이 TTL보다 경제적입니다.

ㆍCMOS 회로는 TTL만큼 전력을 소비하지 않습니다. 그러나 더 빠른 클럭 속도에서는 CMOS 소비 전력이 TTL 보다 많습니다. 단순하고 경제적인 디자인을 위해서 낮은 전류 소모가 적은 전력 공급 분배보다 더 요구됩니다.

ㆍ더 긴 상승 및 하강 시간으로 인해 CMOS chip을 사용한 디지털 신호 전송은 더 간단하고 경제적입니다.

ㆍCMOS은 TTL보다 정전기 방전으로 인하여 손상 되기 쉽습니다.

더 자세히 알아보기

첨부파일
비밀번호 수정 및 삭제하려면 비밀번호를 입력하세요.
관리자게시 게시안함 스팸신고 스팸해제 목록 삭제 수정 답변
댓글 수정

비밀번호 :

수정 취소

/ byte

비밀번호 : 확인 취소

HISTORY

이전 제품  다음 제품